二进制计数器设计

一、实验目的

   1.认识二进制同步计数器的定义、工作状态及信号波形；

   2.熟悉基于JK触发器实现二进制同步计数器的构成规则。

二、实验器材

   1.上升沿触发JK触发器

   2.2输入与门

   3.脉冲电压源

   4.四输入七段数码管

   5.VCC

   6.Ground

   7.四通道示波器

三、实验原理

   计数模值M和触发器级数k的关系：M=2^k。

   加法计数器的构成规律：

  J₀=K₀=1

  J_i=K_i=Q₀·Q₁·…. ·Q_i-1      i=1、2…..(k-1)

   减法计数器的构成规律：

  J₀=K₀=1

  J_i=K_i=Q₀^'·Q₁^'·…. ·Q_i-1^'      i=1、2…..(k-1)

四、实验内容、过程、要求

   实验要求：

   构建图1电路。时钟clk为0~5V，周期1s，高电平时长500ms。

图1  实验电路

   用四通道示波器观察时钟clk及各级触发器输出的Q₀、Q₁、Q₂信号。根据观察，在图2中画出Q₀、Q₁、Q₂的波形(与clk信号的边沿对应好，从Q₂Q₁Q₀＝000的状态开始)，并观察数码管的显示情况。

图2  时钟信号及Q₂、Q₁、Q₀端输出波形结果

【去实验】